上周，数以百计的工程师齐聚旧金山。
在这个靠近硅谷湾区的明星城市，美国首次“电子复兴计划”峰会（ERI Summit）拉开帷幕。
峰会的组织者，是美国国防部高级研究计划局DARPA。大会演讲者，包括今年的图灵奖得主、Google母公司Alphabet的董事会主席、前任斯坦福校长John Hennessy等多位高科技公司的掌门人和学界领袖。
在这场为期三天的大会上，讨论的议题包括下一代人工智能的硬件，如何应对摩尔定律的终结，材料与集成等等。
但大会的详细讨论，在网上披露甚少。
不过，至少有一个信息，明确的传达了出来。就在这次的大会上，美国的电子复兴五年计划，选出了第一批入围扶持项目。
追踪入围项目详情
然而，这些项目并没有完整的公布出来。经过一番努力，量子位终于在海量信息中，整理出一个较为完整的答案。
这些项目共分成三组，共计六个类别。
有两类项目与设计相关：电子装置的智能设计（IDEA），一流的开源硬件（POSH）。
IDEA
IDEA旨在创建一个“无需人工参与”（no human in the loop）的芯片布局规划（layout）生成器，让没什么专业知识的用户也能在一天内完成硬件设计。
而DARPA的愿景，是最终让机器取代人类进行芯片设计。
这个领域大的拨款（2410万美元，约合1.65亿元）给予Cadence公司David White领导的项目（还有英伟达等合作伙伴）。“这个计划将为我们的模拟、数字、验证、封装和PCB EDA技术奠定基础”，Cadence公司表示。
PCB EDA指的是印刷电路的自动化设计。
据Cadence高级副总裁Tom Beckley介绍，他们的EDA平台Virtuoso已经包含机器学习技术，有大约30位工程师正从事这方面研究，而IDEA的支持能让更多机器学习工程师加入其中。
IDEA的全部入围名单如下：
机构负责人资金（美元） Cadence David White 2410万 加州大学圣迭戈分校 Andrew Kahng 1130万 加州大学伯克利分校 Jonathan Bachrach 870万 密歇根大学 David Wentloff 640万 明尼苏达大学 Sachin Apatnekar 530万 普林斯顿大学 David Wentzlaff 280万 UIUC Martin Wong 170万 德克萨斯大学奥斯汀分校 Nan Sun 170万 普渡大学 Dan Jiao 130万 耶鲁大学 Rajit Manohar 120万 犹它大学 Pierre-Emmanuel Gaillardon 100万
以上。项目详情DARPA没有公布。不过也有一些信息具备参考价值。
去年的EDPS 2017（电子设计过程研讨会）上，David White讲述了Cadence旗下Virtuoso平台的相关进展。他主要提及了EDA领域面临的现状，以及如何使用机器学习技术进行芯片设计等等相关情况。
David White的PPT传送门在此：http://edpsieee.ieeesiliconvalley.org/EDP2017/Papers/4_David_White.pdf
这个方向也和DARPA的需求一致。
此外，前面提过英伟达也参与了这个项目。据透露，英伟达正在开发中的最新技术，也将用于这个研究之中。英伟达的研究，其实是在DARPA“更快速实现电路设计”（CRAFT）计划之中。
POSH
POSH旨在将开源的文化和能力，带入硬件设计领域。官方解释说：“为了让定制化、高性能的SoC系统更加普及，POSH计划需求开发可持续的开源IP生态，以及相应的验证工具。”
DARPA希望在POSH计划的支持下，能够创建一个经过验证的基础架构，每一个新的设计无需从零开始，而且要为基于开源检查的用户提供更深层次保证。
简单讲就是一句话，用开源的方式，实现超复杂SoC的低成本设计。
POSH的获资助入围名单如下：
机构负责人资金（美元） 桑迪亚国家实验室 Eric Keiter 690万 Synopsys Alex Rabinovitch 610万 南加州大学 Tony Levi 600万 斯坦福大学和SiFive Clark Barrett 590万 北卡罗来纳大学教堂山分校 Michael Taylor 270万 华盛顿大学 Richard C.J. Shi 250万 普林斯顿大学 David Wentzlaff 180万 赛灵思 Edgar Inglesias 120万 犹他大学 Pierre-Emmanuel Gaillardon 90万 布朗大学 Sherief Reda 60万 LeWiz通信 Chinh Le 60万
通过上述列表可见，来自桑迪亚国家实验室的Eric Keiter，获得了最多的资金支持（690万美元，4715万元人民币）。
Eric Keiter几年前领衔研发了Xyce，这是一个开源的SPICE（仿真电路模拟器）引擎。Xyce能够通过大规模并行计算平台，解决特大电路问题，能在常见的桌面平台和Unix等平台上运行。
除了模拟电子仿真之外，Xyce还可用于研究其他网络系统，例如神经网络和电网等等。当然Xyce是开源的，传送门在此：
https://xyce.sandia.gov/
与架构相关也是两个计划：软件定义的硬件（SDH）和特定域片上系统（DSSoC）。
SDH
这个计划的目标，是构建运行时可基于所处理数据实时重新配置的软件和硬件。
DARPA对这种软件+硬件的期望不低，是要在数据密集型算法上，性能媲美ASIC，又不能牺牲多功能性和可编程性。
当然，更不能像ASIC那样，为每一种应用开发专门的电路。
DARPA想借这个计划，让美国国防部广泛使用机器学习和里AI来实现预测性后勤工作，支持决策、情报、监控和侦查等功能。
这一领域的资金，大一笔2270万美元（约合人民币1.55亿元）拨给了英伟达。英伟达说，他们计划在项目期间通过硬件和软件原型来展示创新的技术。
△Stephen Keckler
合同为期4年，团队由分管架构研究的英伟达副总裁Stephen Keckler负责，成员除了英伟达员工之外，还有来自MIT、伊利诺伊大学香槟分校（UIUC）加州大学戴维斯分校的研究者们。
Keckler也是德克萨斯奥斯汀大学教授，他的研究领域包括并行计算架构、高性能计算、高能效架构、嵌入式计算等等。
关于英伟达具体要怎样造出性能媲美ASIC又多功能、可编程的芯片，并没有太多的介绍。不过这个项目的成果，受益者不止DARPA一家。
Keckler说：“通过这个ERI项目开发的技术，会对电子计算设备的未来，和英伟达的未来产品有潜在影响。”
入选SDH的有9个团队：
机构负责人资金（美元） 英伟达 Stephen Keckler 2270万 华盛顿大学 Michael Bedford Taylor 900万 密歇根大学 Ron Dreslinski 900万 斯坦福大学 Kunle Olukotun 800万 普林斯顿大学 Margaret Martonosi 580万 系统与技术研究所（STR） Brad Gaynor 550万 英特尔 Joshua Fryman 450万 乔治亚理工学院 Vivek Sarkar 450万 高通 Shekhar Borkar 200万
DSSoC
这个计划的总体目标，是开发一个可编程框架，用来快速开发多用途的片上系统（SoC）。这个框架，要让SoC设计者更容易针对特定领域的问题，将通用处理器、专用处理器、硬件加速器、内存、输入/输出（I/O）等内核结合、搭配起来。
DARPA说，这一领域的团队会从软件定义的无线电入手进行探索，帮国防部构建灵活、适应性强、可管理、能对抗复杂信号环境的无线电系统。
DSSoC高的一笔资金是1740万美元（约合人民币1.19亿元），拨给了亚利桑那州立大学副教授Daniel Bliss。
△Daniel Bliss
在这个项目中，Bliss负责的部分叫做专注于领域的高级软件重新配置异构（Domain-Focused Advanced Software-Reconfiguration Heterogeneous，DASH）。
亚利桑那州立大学介绍说，这个项目，与Bliss在学校里负责的无线信息系统和计算架构（WISCA）实验室有着一致的目标，都是构建一个新框架，来推进高性能、嵌入式、异构的下一代处理器的开发。
团队里除了亚利桑那州立大学的成员之外，还有卡耐基梅隆大学（CMU）、密歇根大学的学者，他们还会和ARM、EpiSys Sciences、通用动力等公司合作。
Bliss说，他们会理解如何构造这种新型芯片，开发出构造这类芯片的工具，还会提供为这类芯片编程让它运行多种应用的软件和分析工具，包括在芯片内实时运行的工具。
另外，他们还计划在芯片中嵌入机器学习功能，让芯片能自己学习。
紧随其后的是一笔1470万美元的资金，拨给了IBM，由沃森研究中心的Pradip Bose负责。
DSSoC全部入选项目如下：
机构负责人资金（美元） 亚利桑那州立大学 Daniel Bliss 1740万 IBM Pradip Bose 1470万 斯坦福大学 Mark Horowitz 640万 橡树岭国家实验室 Dr. Jeffrey Vetter 600万
在材料和集成领域，也有两个计划：单片三维片上系统（3DSoC）；新计算所需基础（FRANC）。
3DSoC
所谓3DSoC，就是在CMOS基础上增加多层互连电路，来实现50倍的功率计算时间提升以及降低功耗。
这个计划入围的团队最少，只有两个。
机构负责人资金（美元） 麻省理工学院 Max Shulaker 6100万 佐治亚理工学院 Sung Kyu Lim 310万
去年7月，Max Shulaker团队在Nature上发表文章，提出变革性的纳米系统新理念，把计算和数据存储垂直集成在一个芯片之上。
与传统集成电路结构不同，这种分层式制备实现了在层间计算、数据存储、输入和输出（如传感）等功能结构。可以在一秒内捕捉大量数据，并在单一芯片上直接存储，原位实现数据获得与信息的快速处理。
这个研究的题目是Three-dimensional integration of nanotechnologies for computing and data storage on a single chip，传送门在此：
https://www.nature.com/articles/nature22994
更早之前，Max Shulaker团队还研发出全球首台碳纳米晶体管计算机。
FRANC
FRANC专注于在存储器中使用新的非易失性设备。这个计划寻求利用新的材料和器件，带来10倍的性能提升。
DARPA认为这些新进步，能够让以内存为中心的计算架构，克服当前冯·诺依曼架构中出现的内存瓶颈。
“现在架构中，移动数据的时间，比处理的时间还长”，DARPA还通过LSTM、ResNet-152、Alex Net等案例说明这个问题。
共有6个项目入选FRANC：
机构团队领导资助（万美元 UIUC Naresh Shanbhag 8.3 Applied Materials David Thompson 6.7 HRL实验室 Wei Yi 3.4 Ferric Noah Sturcken 3.1 UCLA Sudhakar Pamarti 1.9 明尼苏达大学 Jian-Ping Wang 0.8
获得最多资金支持的项目，负责人是UIUC的Naresh Shanbhag教授。在他自己的主页上，公布了一些最新的研究。
传送门在此：
http://shanbhag.ece.illinois.edu/papers.html
美国电子复兴计划
上面反复提到的美国“电子复兴计划”（Electronics Resurgence Initiative，ERI）到底是什么？
这是从2017年6月1日开始，DARPA下的一盘大棋。DARPA期望通过此次计划，应对微电子技术领域面临的工程技术和经济成本方面的挑战。
DARPA为此下了大手笔，预计未来五年投入15亿美元。而下注的不只DARPA，据外媒EETimes报道，美国国会近期也增加了对电子复兴计划的投入，每年最多注资1.5亿美元。
据DARPA官方资料显示，在2018财年，将有2.16亿美元的资金流入电子复兴计划。
重金资助的背后，是美国对电子行业形势深深的焦虑。
半个多世纪以来，美国在半导体领域一直处于领先地位，也成为美国经济走在世界前列的保障。高速发展后的今天，当摩尔定律开始不那么奏效，美国开始陷入长期发展的阻碍。此时再不发力，怕是将优势全无。
在接受外媒IEEE Spectrum采访时，美国电子复兴计划的负责人Bill Chappell表示目前是一个独特的时间点。
“想寻求物理突破开始变得越来越难了，这是种潜在的趋势，可以用整个系统的成本来表示。当前，无论是设计、制造还是在系统芯片上编写软件都变得越来越昂贵，需要更大的设计团队来管理底层的复杂性。”Chappell说。
让Chappell焦心的除了内忧，还有外患。而这个“外患”，就包括中国。
在2018年的国防战略中，五角大楼将北京定义为其向前发展的两大强国竞争者之一。中国增加对微电子的投资开始让五角大楼心慌，它开始担心中国是否可能在使用中国芯片的美国军事系统中隐藏恶意应用程序或代码。
Chappell表示，中国的大部分投资都是用于制造设施，而非在基础研究上的探索。可能也是受此影响，和之前DARPA与大学基础电子研究项目“联合大学微电子项目”（JUMP）相比，电子复兴计划也开始更注重与产业的结合。
DARPA表示，新项目与JUMP计划相结合会产生巨大的能量，为下一阶段的创新提供基础，并在2025到2030年内为美国提供重要的电子技术能力。
热门专题
